EXAMEN DIAGNOSTICO-I

Examen Diagnóstico (electrónica digital II)

1. Representa en hexadecimal los siguientes números binarios:

a) 1110 0001 1100 1010 0000 0011 0001               

Res.= E1CA231

b) 11 1111 0000 1100 1000

Res.= 3F0C8

2. Representa en binario los siguientes números hexadecimales ($ -> representa un número hexadecimal)

a) $212F04    

Res.= 1000010010111100000100

b) $CAFE

Res.= 1100101011111110

3. Calcula el Ca1 (Complemento a 1) y el Ca2 (complemento a 2) de los siguientes números:

a) $3FA                      b) 110111₂

Res.= 110000000101 complemento a 1

Res.= 110000000110 complemento a 2

4. Simplificar la función de Boole F = S (m₀, m₄, m₇, m₉) con condiciones de importa, NI = S (m₁, m₅, m₁₁, m₁₄), utilizando mapas de Karnaugh (recuerde que los minitérminos se marcan con un 1, las condiciones de no importa con una X y las celdas restantes con 0).

F= DBA+C(BA+BA)

• LOS QUE SE ENCUENTRE EN FUENTE TACHADO ES NEGADA.

5. El Decodificador de 2 a 4 líneas (2 bits) tiene 2 líneas de entrada y 4 líneas de salida. En la tabla, las entradas del decodificador son I₀ e I₁ y representan un entero de 0 a 3 en código decimal. G es la entrada de habilitación y determina la activación del circuito de acuerdo a su valor lógico ("1" circuito activo, "0" circuito no activo). Según el valor binario presente en las 2 entradas se activa una de las 4 salidas al valor lógico 1. Por ejemplo, con el valor 1 en I₀ y el valor 0 en I₁ se activará la salida Y₁.

Tabla. Tabla de verdad del Decodificador de 2 bits

Dibujar el circuito lógico del decodificador 2x4, con entrada de habilitación.

 6. El codificador binario 8 a 3 tiene 8 entradas (I₀ a I₇), una para cada uno de los ocho dígitos y 3 salidas que conforman el número binario equivalente (A₀ a A₂). La figura muestra el diagrama de bloques del decodificador.

Figura. Codificador binario de 8 a 3

Determinar la tabla de verdad y las expresiones lógicas para  A₀, A₁ y A₂. (Sugerencia: construir el circuito con compuertas OR).

7.  El siguiente multiplexor de dos entradas se caracteriza por tener dos líneas de entrada, una línea de selección y una de salida. Su símbolo lógico se muestra en la figura:

Aquí, las entradas son I₀ e I₁ y la selección es S. El valor de la salida Y depende de los valores lógicos ingresados en los cuadros de texto para las variables I₀, I₁ y S. Por ejemplo, sí I₀=0, I₁=1 y S=0, entonces Y=I₀=0. La tabla de verdad se muestra en la tabla siguiente.

Tabla de verdad de un multiplexor de dos entradas

Determinar el circuito lógico correspondiente al multiplexor de dos entradas y una salida (multiplexor 2 a 1).

 8. Determine la tabla de verdad, la ecuación de salida y el circuito lógico de:

a) Un semisumador               

b) Un sumador completo

 9. Dibuje el circuito lógico de un flip-flop D a partir de un flip-flop RS. La siguiente tabla corresponde a la tabla de verdad de este flip-flop, la cual indica que el dado se tranfiere cuando ocurre un pulso de reloj.

Tabla. Estados del flip-flop D

Describa la forma de operación de este flip-flop.

Almacena un único BIT de datos (1,0). Tiene una entrada, la entrada D, además del reloj. Si cuando se aplica un pulso de reloj la entrada D esta en el nivel ALTO de la entrada D durante el flanco positivo del impulso del reloj. Si existe un nivel BAJO de la entrada D cuando se aplica el pulso del reloj, el flip-flop se pone en cero (RESET) y almacena el nivel BAJO de la entrada D durante el flanco de bajada del pulso de reloj. En el estado SET, el flip-flop almacena un 1, mientras que en el estado RESET almacena un 0. 

 10. Describa la forma de operación y la tabla de funcionamiento de un flip-flop JK.

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

• J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.
• K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía.

Este biestable a parte de las entradas J y K y las salidas Q y Q, también tiene una entrada para la señal de reloj (CLK). (Esto significa que es sincrónico). La entrada de reloj del biestable se comporta de diferente manera dependiendo de las características del mismo.